AMD는 28일 최대 용량의 적응형 SoC인 AMD 버설 프리미엄 VP1902 적응형 SoC를 출시했다고 밝혔다.
VP1902 적응형 SoC는 점점 더 복잡해지는 반도체 설계 검증을 간소화하도록 설계된 에뮬레이션급 칩렛 기반 디바이스다. 이 디바이스는 이전 세대보다 2배 더 많은 용량을 제공하기 때문에 설계자들이 보다 안정적으로 ASIC 및 SoC 설계를 혁신하고 검증해 차세대 기술을 보다 신속하게 시장에 출시할 수 있도록 지원한다.
AI 작업부하로 인해 칩 제조 복잡성이 갈수록 증가함에 따라 미래의 칩 개발을 위한 차세대 솔루션이 요구되고 있다. 최고 수준의 성능을 제공하는 FPGA 기반 에뮬레이션 및 프로토타이핑은 신속하게 실리콘 검증을 가능하게 한다.
개발자가 디자인 사이클 내에 시프트 레프트를 적용함으로써 실리콘 테이프 아웃 이전에 소프트웨어 개발을 시작하도록 지원한다. AMD는 자일링스를 통해 17년 이상, 6세대에 걸쳐 최대 용량의 에물레이션 디바이스를 공급해왔으며 각 세대마다 기존 대비 2배에 달하는 용량 증가를 달성했다.
AMD 적응형 및 임베디드 컴퓨팅 그룹(AECG)의 제품, 소프트웨어 및 솔루션 마케팅 부사장인 커크 사반은 "우리의 최우선 과제는 고객을 위한 기본 컴퓨팅 기술을 지원하는 것"이라며 "이는 에뮬레이션 및 프로토타이핑 분야에서 가능한 최고의 용량과 성능을 제공하는 것을 의미한다"고 말했다.
그는 이어 "칩 설계자들은 VP1902 적응형 SoC를 이용해 차세대 제품의 에뮬레이션 및 프로토타이핑을 안정적으로 수행할 수 있어 AI와 자율주행, 인더스트리 5.0을 비롯한 새로운 기술 분야의 미래 혁신을 한층 가속화할 수 있다"고 전했다.
VP1902는 이전 세대 버텍스 울트라스케일+ VU19P FPGA에 비해 1850만 개의 로직 셀에 이르는 2배 더 많은 프로그래머블 로직 밀도와 2배 더 높은 I/O 대역폭을 통해 업계 최대 규모의 용량과 연결성을 제공한다.
디버깅은 사전 실리콘 검증 및 소프트웨어 동시 개발에 필수적인 기능으로, 프로그램 일정과 예산을 맞추기 위해서는 테이프 아웃 이전에 버그를 찾아 해결해야 한다. VP1902 적응형 SoC는 프로그래머블 네트워크-온-칩을 비롯한 버설 아키텍처를 활용해 이전 세대 VU19P FPGA에 비해 최대 8배 더 빠른 디버깅 성능을 제공한다.
AMD의 비바도 ML 디자인 스위트는 고객들이 차세대 애플리케이션 및 기술을 신속하게 설계, 디버깅 및 검증하고, 출시시간을 단축하도록 지원하는 포괄적인 개발 플랫폼이다. 이는 VP1902 적응형 SoC를 통해 보다 효율적인 개발이 가능하도록 자동화된 디자인 클로저를 지원한다. 또한, 상호작용식 설계 조정 및 원격 다중 사용자 실시간 디버깅을 비롯해 최종 사용자가 빠르게 IC 설계를 반복하는 향상된 백엔드 컴파일 등 새로운 기능을 제공한다.
AMD는 고객들이 혁신과 기술 비전을 실현할 수 있도록 EDA 업계와 긴밀히 협력하고 있다. 케이던스, 지멘스 및 시놉시스와 같은 EDA 선도 공급업체들과 긴밀히 협력해 설계자들이 모든 기능과 확장성을 갖춘 솔루션 생태계를 활용할 수 있도록 지원한다.
헬로티 이창현 기자 |
