AMD는 28일 최대 용량의 적응형 SoC인 AMD 버설 프리미엄 VP1902 적응형 SoC를 출시했다고 밝혔다. VP1902 적응형 SoC는 점점 더 복잡해지는 반도체 설계 검증을 간소화하도록 설계된 에뮬레이션급 칩렛 기반 디바이스다. 이 디바이스는 이전 세대보다 2배 더 많은 용량을 제공하기 때문에 설계자들이 보다 안정적으로 ASIC 및 SoC 설계를 혁신하고 검증해 차세대 기술을 보다 신속하게 시장에 출시할 수 있도록 지원한다. AI 작업부하로 인해 칩 제조 복잡성이 갈수록 증가함에 따라 미래의 칩 개발을 위한 차세대 솔루션이 요구되고 있다. 최고 수준의 성능을 제공하는 FPGA 기반 에뮬레이션 및 프로토타이핑은 신속하게 실리콘 검증을 가능하게 한다. 개발자가 디자인 사이클 내에 시프트 레프트를 적용함으로써 실리콘 테이프 아웃 이전에 소프트웨어 개발을 시작하도록 지원한다. AMD는 자일링스를 통해 17년 이상, 6세대에 걸쳐 최대 용량의 에물레이션 디바이스를 공급해왔으며 각 세대마다 기존 대비 2배에 달하는 용량 증가를 달성했다. AMD 적응형 및 임베디드 컴퓨팅 그룹(AECG)의 제품, 소프트웨어 및 솔루션 마케팅 부사장인 커크 사반은 "우리의 최우선
[첨단 헬로티] ▲ (왼쪽부터) Versal Prime 시리즈, Versal™ AI Core 시리즈 적응형 및 지능형 컴퓨팅 부문의 선두주자인 자일링스(Xilinx)는 자사의 조기 액세스 프로그램에 참여하고 있는 여러 선도 고객들에게 Versal™ AI Core 시리즈와 Versal Prime 시리즈 디바이스를 선적한다고 19일 밝혔다. Versal AI Core 및 Versal Prime 시리즈는 2019년 하반기에 일반에 공급될 예정이다. Versal은 적응형 컴퓨팅 가속화 플랫폼(ACAP, Adaptive Compute Acceleration Platform)으로 자일링스는 이 플랫폼이 기존의 CPU, GPU, FPGA의 성능을 뛰어넘는 새로운 차원의 혁신적인 이기종 컴퓨팅 디바이스라고 말했다. ACAP은 데이터 센터 및 자동차, 5G 무선 및 유선, 방위 시장의 다양한 애플리케이션 및 작업부하의 요구사항에 따라 동적으로 조정이 가능하도록 하드웨어 및 소프트웨어 레벨을 모두 변경할 수 있는 고집적, 멀티코어, 이기종 컴퓨팅 플랫폼이다. 기본적으로 소프트웨어 프로그램이 가능하도록 구현된 Versal ACAP 아키텍처는 초당 멀티 테라
[헬로티] 자일링스(Xilinx)는 중국의 대표 검색엔진 기업인 바이두(Baidu)가 중국 데이터센터의 머신 러닝 애플리케이션을 가속화하기 위해 자일링스의 FPGA를 채택했다고 발표했다. 양사는 FPGA 기반의 가속 플랫폼의 배치를 확장하기 위해 협력할 계획이다. 자일링스 관계자는 "우리의 FPGA는 실질적으로 가속기를 데이터 센터 전체에 배치할 수 있을 만큼의 전력 효율을 제공하며, 10~20배의 성능/와트 개선을 할 수 있다"고 말했다. 바이두에 최적화된 FPGA 플랫폼은 이미지 및 언어 인식과 같은 머신 러닝 애플리케이션에 맞춰져 있으며, 상용 가능한 자율주행 자동차를 개발하려는 바이두의 계획에도 활용될 예정이다. FPGA가 바이두 데이터 센터에 배치될 경우, 사용자 수요 기반의 최대 작업량에 대해서도 신속하게 강력한 중앙집중식 가속기를 구성할 수 있다. 바이두의 자율주행 사업부 준웨이 바오(Junwei Bao) 디렉터는 “자일링스 FPGA는 이 중요한 업무에 큰 도움을 주고 있으며, 자율주행차를 디자인하는데 상당한 가치를 제공해줄 수 있다”고 말했다. 자일링스의 프로그래머블 제품 그룹의 부사장 겸 제너럴 매니저 빅터 펭(Vict
[헬로티] 자일링스가 예정보다 앞서 16나노 울트라스케일+(UltraScale+) 포트폴리오의 생산 목표를 달성했다고 밝혔다. 출시된 지 1년도 되지 않은 4분기부터 모든 디바이스가 양산 주문을 받기 시작한 것이다. 자일링스 울트라스케일+ 포트폴리오는 14나노/16나노 핀펫(FinFET)-기반 프로그래머블 기술로 킨텍스(Kintex), 버텍스(Virtex) 울트라스케일+ FPGA, 징크(Zynq) 울트라스케일+ MPSoCs이 포함된다. 자일링스 CEO 모쉬 가브리엘로브(Moshe Gavrielov)는 “이번에 달성한 생산 목표는 16나노 제품을 1년 앞서 출시하는 것 이상의 가치가 있다”며, “자일링스가 3세대 연속으로 탁월한 개발 운영 목표를 달성해 매우 기쁘다”고 전했다. 김진희 기자 (eled@hellot.net)
이종 컴퓨팅을 위한 16nm 울트라스케일+ 프로그래머블 로직과 HBM 메모리 및 새로운 액셀러레이터 인터커넥트 기술 결합 자일링스는 데이터 센터를 위한 16nm 울트라스케일+(UltraScale+)™ 제품 로드맵을 확장한다고 밝혔다. 이 로드맵에는 새로운 가속 강화 기술이 포함되어 있다. 자일링스의 16nm FinFET+ FGPA와 통합 고대역폭 메모리(HBM, High-Bandwidth Memory)의 강력한 결합으로, 최근 발표한 CCIX(Cache Coherent Interconnect for Acceleration) 기술도 지원한다. CCIX는 초기의 여러 프로세서 아키텍처에 가속 프레임워크를 구동하기 위한 기술로 7개 기업이 협력했다. 가속 강화 기술은 효율적인 이종 컴퓨팅이 가능해 가장 부담이 되는 데이터 센터 부하 해결에 도움이 된다. 이 새로운 제품은 높은 메모리 대역폭을 요구하는 기타 대다수의 연산 집약적인 애플리케이션에도 활용이 가능하다. 자일링스® HBM의 FPGA는 TSMC의 입증된 CoWoS 프로세스를 탑재하고 있으며, 개별 메모리 채널 보다 10배 이상 높은 메모리 대역폭을 제공해 가속 성능을 개선시킨다. 또한 HB
시스템 레벨의 프로파일링 툴 이용 및 엔드투엔드 편집 시간을 50% 줄여 C/C++ 기반 프로그래밍 가속화 자일링스(지사장 안흥식)는 징크(Zynq) 제품군의 SoC 및 C/C++ 언어를 사용하는 멀티프로세싱(MP) SoC를 위해 소프트웨어 정의 프로그래밍이 가능한 SDSoC™ 개발 환경의 2016.1 릴리즈를 발표한다고 밝혔다. 이 새로운 릴리즈에는 최근 발표한 16nm 징크® 울트라스케일+(UltraScale+)™ MPSoC에 대한 지원도 포함된다. 또한 시스템 레벨 프로파일링 툴을 통해 편집 시간은 절반으로 줄이고 생산성은 크게 증가시켰다. 자일링스의 SDSoC 제품 마케팅 및 기획 수석 매니저인 닉 니(Nick Ni)는 “이 SDSoC 개발 환경을 사용하는 사용자는 650명 이상으로 크게 늘었고, 대부분이 징크 SoC 기반 디자인의 제품으로 시장의 출시 기간을 크게 단축하고 있다. 징크 울트라스케일+ MPSoC 지원과 함께 편집 시간 및 시스템 레벨 성능 시간을 크게 절감한다”고 말했다. 시스템 및 임베디드 소프트웨어 엔지니어는 SDSoC 개발 환경을 활용하여 징크 울트라스케일+ MPSoC 디바이스를
상호명(명칭) : (주)첨단 | 등록번호 : 서울,자00420 | 등록일자 : 2013년05월15일 | 제호 :헬로티(helloT) | 발행인 : 이종춘 | 편집인 : 김진희 |
본점 : 서울시 마포구 양화로 127, 3층, 지점 : 경기도 파주시 심학산로 10, 3층 | 발행일자 : 2012년 4월1일 | 청소년보호책임자 : 김유활 | 대표이사 : 이준원 | 사업자등록번호 : 118-81-03520 | 전화 : 02-3142-4151 | 팩스 : 02-338-3453 | 통신판매번호 : 제 2013-서울마포-1032호
copyright(c) HelloT all right reserved
UPDATE: 2025년 11월 20일 23시 40분
