개요
전원공급장치에 더 작은 풋프린트, 더 높은 효율, 더 나은 열 성능에 대한 요구가 점점 더 증가함에 따라 노이즈 문제는 설계 주기의 후반까지 미뤄지는 경우가 많아 이를 해결하기가 어려워질 수 있다. 사일런트 스위처(Silent Switcher®) 레귤레이터를 사용하거나 보드 레이아웃을 최적화하는 것과 같은 초기 대응책이 도움이 되기는 하지만, 이러한 초기 대응이 적용되지 않았을 경우에는 보다 기본적인 회로인 스너버(snubber)가 노이즈를 효과적으로 완화할 수 있다.
이 글에서는 동기식 벅 레귤레이터를 예로 들어 스위칭 링잉과 관련한 문제를 소개하고, 해당 링잉을 감쇠하기 위한 스너버 회로의 설계 및 최적화 방법을 설명한다. 이를 위해 LTspice®와 일반적인 기생 모델을 사용해 표준 PCB에서 관측되는 링잉을 시뮬레이션하고, 계산된 스너버 값이 링잉과 전체 효율에 미치는 영향을 함께 보여준다.
배경
오늘날 DC-DC 컨버터의 주요 설계 과제는 더 높은 효율과 더 작은 솔루션 크기를 구현하는 것이며, 이는 종종 더 높은 스위칭 주파수를 사용함으로써 달성된다. 이를 통해 인덕터와 커패시터를 소형화할 수 있지만, 이 방법은 부품과 PCB 트레이스에서 기인하는 기생 성분, 즉 의도하지 않은 인덕턴스와 정전용량의 영향도 증가시키는 부작용도 낳는다. 스위칭 속도가 빨라질수록 이러한 기생 성분과의 상호작용으로 인해 스위칭(SW) 노드에서 상당한 전압 오버슈트와 링잉이 발생할 수 있다.
이러한 링잉은 FET에 추가적인 전압 스트레스를 줄 뿐만 아니라, 원치 않는 전자기 간섭(EMI)을 발생시킨다. EMI는 전자기 유도, 정전 결합, 또는 전도를 통해 시스템의 성능을 저해하는 전자기 신호를 의미한다. 이는 자동차, 의료, 테스트 및 계측 등 엄격한 EMI 규격을 충족해야 하는 산업 분야에서 특히 중요한 설계 과제이며, 제품 인증과 출시 일정에 직접적인 영향을 미친다.
기생 성분에 대한 이해
벅 컨버터의 SW 노드에서 발생하는 전압 오버슈트와 링잉은 고속 스위칭 동작이 회로 내부의 기생 인덕턴스 및 정전용량과 상호작용한 직접적인 결과다. 이러한 기생 성분은 PCB 트레이스와 부품 자체, 특히 FET에 의해 형성된다.
본질적으로, PCB 트레이스와 FET 패키지에서 발생하는 기생 인덕턴스는 FET의 기생 출력 정전용량(COSS)과 함께 LC 탱크 회로를 형성한다. 이 때문에 레이아웃 설계와 MOSFET 선택 두 가지 모두 설계에서 매우 중요한 요소이다.
기생 인덕턴스의 크기는 설계에 따라 달라지지만, 예제 시뮬레이션에서는 파워 스테이지 FET 와 관련해 약 5nH를 합리적인 시작값으로 설정할 수 있다. 레이아웃이 좋지 않은 경우에는 이 값이 크게 증가할 수 있으며, 25mm(1인치)의 트레이스 길이당 최대 10nH까지 이를 수도 있다.
그림 1은 LTC3854를 사용하는 통상적인 전력 컨트롤러 회로를 보여주며, 예상되는 기생 성분은 빨간색으로 표시했다.
스너버 설계: 이론과 계산
스너버의 정의와 동작 방법
스위칭 동작으로 인해 발생하는 노이즈와 이를 유발하는 기생 성분을 이해했다면, 이제 이러한 과도 에너지를 감쇠시키는 방법을 적용할 수 있다. 스너버 회로는 일반적으로 저항과 커패시터를 직렬로 연결한 RC 네트워크로서, SW 노드에서 발생하는 전압 스파이크와 링잉을 흡수하는 용도로 사용된다.
스너버는 기생 LC 탱크 회로에서 발생하는 고주파 에너지에 제어된 경로를 제공함으로써 전압 스파이크와 링잉을 억제한다. 스너버 커패시터는 스위치가 꺼질 때 충전되기 시작하며, 이 과정에서 링잉을 유발할 수 있는 에너지를 흡수한다. 이후 스너버 저항은 저장된 에너지를 열로 발산하여 발진을 효과적으로 감쇠한다. 새로운 공진 주파수를 형성하고 회로에 저항 성분을 추가함으로써, 스너버는 링잉의 피크 전압과 지속 시간을 줄이고 전원 스위치를 과전압 스트레스로부터 보호한다.
그림 2는 스너버 회로를 SW 노드에서 그라운드로 연결하되, MOSFET에 최대한 가깝게 배치한 통상적인 벅 컨버터 구성을 보여준다.
스너버 계산 절차
1. 측정 기법 섹션에서 설명한 것처럼, 먼저 SW 노드의 링잉 주파수를 측정한다. 이는 첫 번째 스파이크의 피크에서 두 번째 스파이크의 피크까지의 주기다. 이 글에서의 설명은 시뮬레이션을 기반으로 하지만, 실제 보드에서 측정할 때는 대역폭 제한을 해제하고 짧은 오실로스코프 그라운드를 사용함으로써 링잉이 보이도록 해야 한다. 필요한 측정 기법에 대한 설명은 참고용으로 이 글 뒷부분에 간단히 정리해 두었다.
2. SW에서 GND로 커패시터를 추가해 링잉 주파수(fr)가 앞서 측정한 값의 약 절반으로 감소하도록 한다. 이 과정에서 여러 커패시터 값을 적용해 가면서 실험한다.
3. 이렇게 얻은 추가 커패시턴스를 3으로 나누면 기생 정전용량(CP)을 구할 수 있다.
4. 기생 정전용량을 알면, 다음 공식을 통해 기생 인덕턴스(LP)를 계산할 수 있다.
특성 임피던스는 다음 공식으로 계산할 수 있다.
링잉을 감쇠하기 위해서는 공식 2에서 계산된 임피던스와 대략 같은 값의 스너버 저항을 사용해야 하며, 일반적으로 수 Ω 수준이다.
이후 커패시터 값은 공식 3에서 계산된 CP 값에 대해 1~4배 정도 더 큰 값으로 선택한다.
LTspice를 활용한 시뮬레이션 및 분석
노이즈 발생 원인, 측정 방법, 초기 스너버 값 계산에 대한 기본 지식을 갖추고 난 다음 단계는 이러한 효과를 시뮬레이션으로 확인하는 것이다. 이 단원에서는 LTspice를 활용해 PCB 기생 성분이 SW 노드의 링잉 및 오버슈트에 미치는 영향과, 스너버 회로가 이를 얼마나 효과적으로 억제하는지를 보여준다.
다음 분석을 통해 스너버 유무에 따른 벅 컨버터의 동작을 비교할 수 있다.
1. 기생 성분 모델링 : 먼저 기생 성분을 포함하는 모델을 구성해, 스너버가 없는 상태에서 SW 노드에 나타나는 링잉과 오버슈트를 확인한다.
2. 초기 스너버 효과 : 앞서 계산한 초기 스너버 값을 적용해 시뮬레이션함으로써 링잉 감소 효과를 확인한다.
3. 스너버 최적화 : 그 다음에는 스너버 구성요소 값을 반복적으로 조정해 링잉 감쇠와 전력 손실 최소화 사이의 최적 균형점을 찾는다.
4. 효율 분석 : 마지막으로, 최적화된 스너버를 적용했을 때와 적용하지 않았을 때의 벅 컨버터 전체 효율을 비교해, 스너버가 효율에 미치는 영향을 정량적으로 평가한다.
기생 성분 모델링과 링잉 측정
LTC3854 동기식 벅 컨트롤러는 불량한 레이아웃이 상당한 기생 성분을 유발하고, 그 결과 SW 노드 링잉으로 이어질 수 있다는 것을 보여주기에 적합한 예시를 제시한다. 이 디바이스는 외부 FET를 사용하기 때문에 레이아웃의 영향력이 특히 두드러진다. 이번 시뮬레이션에서는 레이아웃이 좋지 않은 경우의 영향을 모델링하기 위해 5nH의 기생 인덕턴스를 포함했다. 이는 25mm의 PCB 트레이스마다 10nH 이상이 추가될 수 있다는 점을 고려하면 충분히 현실적인 값이다.
스너버 값을 계산하기에 앞서, 이 문제가 어느 정도 심각한지 이해하는 것이 중요하다. 이는 일반적으로 오실로스코프로 SW 노드를 관측함으로써 확인할 수 있다. 상승 전압 파형을 정확하게 포착하려면, 스코프의 전압 분해능을 전체 전압 범위(0V부터 VIN까지)를 포함하도록 설정하고, 시간축은 단일 스위칭 전이를 볼 수 있도록 조정해야 한다.
정확한 측정을 위해서는 무엇보다도 올바른 프로빙 기법이 중요하다. 흔히 저지르는 실수 중 하나는 오실로스코프 프로브의 긴 그라운드 리드를 사용하는 것인데, 이 경우 자체적인 기생 인덕턴스가 추가된다. 이러한 인덕턴스는 측정 파형에 인위적인 링잉을 유발해, 실제 스위칭 동작과는 다른, 오해의 소지가 있는 결과를 만들어낸다. 따라서 긴 그라운드 리드 대신 짧은 그라운드 스프링을 사용해 루프 인덕턴스를 크게 줄이고, 측정 신뢰도를 높이는 것이 매우 중요하다.
이 글은 이론과 시뮬레이션에 초점을 맞추고 있기 때문에, 올바른 하드웨어 측정 기법에 대한 상세한 설명은 다루지 않는다. 그러나 이는 별도의 논의가 필요할 만큼 중요한 주제다. 그림 3에 제시된 이미지는 측정 결과의 극적인 차이를 보여주며, 긴 그라운드 리드가 어떻게 인위적으로 큰 오버슈트와 링잉을 유발해 회로 성능을 잘못 판단하게 만드는지를 명확히 보여준다.
스너버 미적용 시 시뮬레이션 결과
그림 4는 벅 컨버터 회로에 모델링된 다양한 기생 인덕턴스와 정전용량을 보여준다. 이어서 그림 5는 이러한 기생 성분이 SW 노드 파형에 미치는 영향을 나타낸다. 이러한 요소들로 형성되는 LC 탱크 회로는 상당한 오버슈트와 링잉을 유발한다.
시뮬레이션 결과를 보면 전압 피크가 18V를 약간 웃도는데, 이는 기대되는 12V보다 훨씬 높은 값이다. 이러한 오버슈트는 MOSFET의 정격 전압 최대 절대값을 초과할 수 있어, 부품 손상이나 장기 신뢰성 저하로 이어질 수 있다는 점에서 큰 문제다. 또한 링잉이 발생한다는 것은 MOSFET가 명확한 온/오프 상태에서 동작하지 않고 있다는 것을 의미하므로 이 역시 바람직하지 않다.
그림 6은 회로의 전체 효율이 96.3%임을 보여주는데, 언뜻 보기에는 매우 높은 수치다. 다만 이 효율은 스너버가 없는 상태에서의 결과다. 다음 단원에서는 링잉 억제를 위해 필수적인 스너버를 추가했을 때, 이 효율에 작지만 정량적인 영향이 어떻게 나타나는지를 소개한다.
기생 모델 및 스너버 미계산 상태
그림 7은 그림 4와 동일한 회로도에, SW 노드에서 그라운드로 간단한 RC 스너버를 추가한 모습을 보여준다. 이 스너버 값은 추정으로 설정한 초기값일 뿐이며, 아직 계산을 통해 도출된 값이 아니기 때문에 최적의 값은 아니다.
그림 8은 크게 개선된 SW 노드 파형을 보여준다. 피크 오버슈트는 약 4V 낮아져 14V 수준으로 감소했으며, 턴온 이후에 관측되던 발진도 상당히 줄어들었다. 하지만 효율이 58.9%로 크게 떨어졌으며(그림 9), 손실의 대부분은 스너버 저항과 관련돼 있다. 이는 최적화되지 않은 스너버가 링잉을 완화할 수는 있지만, 그와 동시에 효율도 급격히 떨어트릴 수 있음을 보여준다.
스너버 최적화
이제 앞서 제시한 계산 절차를 따라 스너버 값을 최적화해 보자. 목표는 과도한 전력 손실을 유발하지 않으면서 링잉을 효과적으로 감쇠하는 RC 스너버를 선택하는 것이다.
먼저, 회로의 기생 LC 성분을 파악한다. 초기 시뮬레이션 결과(스너버 미적용 상태)에서 링잉 주파수는 23.41MHz로 나타났다.
이어서 SW 노드에서 그라운드로 알려진 값의 커패시터를 추가해 링잉 주파수의 변화를 관찰한다. SW 노드에 14,000pF 커패시터를 추가한 새로운 시뮬레이션에서는 링잉 주파수가 12MHz로 감소한다. 공진 주파수 공식 fo = 1/(2 × π√LC)를 이용해 기생 정전용량을 산출할 수 있다. 전체 정전용량이 증가했기 때문에 주파수 변화가 발생한다. 새로운 전체 정전용량(Ctotal)은 다음과 같다:
Ctotal = Cparasitic + Cadded
원래 주파수(fold)와 새로운 주파수(fnew) 사이의 관계는 다음과 같다:
이를 Cparasitic에 대해 정리하면 다음과 같다:
이를 통해 이 회로의 기생 정전용량이 약 5,000pF임을 알 수 있다. 기생 정전용량을 구했기 때문에, 이제 기생 인덕턴스를 계산할 수 있다.
이 회로의 임피던스는 다음 공식으로 계산한다:
스너버 저항은 앞에서 구한 특성 임피던스보다 크게 설정하며, 이 경우 표준값인 1.5Ω을 사용한다.
다음으로, 스너버 커패시턴스 Csnubber는 일반적으로 기생 정전용량과 최소한 같게, 최대한 4배까지 크게 설정한다. 이번 초기 시뮬레이션에서는 충분한 에너지 흡수를 보장하기 위해 기생 정전용량의 2배 값을 사용하며, Csnubber = 2 × Cparasitic = 2 × 5,000pF = 10,000pF로 설정한다.
최적화된 스너버 저항과 커패시턴스를 얻었으므로, 이 값을 LTspice 시뮬레이션에 다시 적용해 회로 성능이 어떻게 변하는지 확인한다.
그림 10은 1.5Ω + 10,000pF 스너버 네트워크를 적용했을 때의 파형을 보여준다. 최적화된 설계 의도대로 링잉은 크게 감쇠했으며, 18V 이상이던 오버슈트 역시 계산된 스너버 값을 적용함으로써 17.2V 수준으로 감소했다. 일부 오버슈트가 여전히 남아 있지만, 이 결과는 스너버 설계에 내재된 트레이드오프를 잘 보여준다. 즉, 오버슈트와 링잉을 완전히 제거하려면 더 큰 전력 손실과 효율 저하를 초래하는 스너버 값이 필요할 수 있다.
또한 전체 효율은 94.8%로 나타났는데(그림 11), 이는 계산을 하지 않고 추정치를 적용했을 때의 효율인 58.9%에 비해 크게 개선된 수치다. 스너버 저항이 소량의 전력을 소산하기 때문에, 스너버를 사용하는 한 일정 수준의 효율 저하는 불가피하다. 그러나 기생 LC 탱크를 기반으로 부품 값을 최적화하면, 효율에 미치는 영향을 최소화할 수 있다.
결론
스위칭 레귤레이터를 신뢰성 있게 설계하기 위해서는 스위칭 노드 링잉을 이해하고 이를 완화하는 과정이 매우 중요하다. 앞서 살펴본 것처럼, 이러한 고주파 노이즈는 본질적인 결함이 아니라 PCB 트레이스의 인덕턴스와 스위칭 소자의 정전용량이 결합되어 형성된 기생 LC 탱크 회로의 직접적인 결과이다.
감쇠되지 않은 링잉 주파수와 이에 따른 전압 오버슈트를 정확히 시뮬레이션 하는 체계적인 접근 방식을 취하면, 문제의 본질을 명확히 파악할 수 있다. 이를 통해 기생 임피던스에 맞춰 회로를 임계 감쇠시키는 저항과, 에너지를 흡수하는 역할을 하는 커패시터로 구성된 정밀한 스너버 네트워크 값을 계산할 수 있다.
시뮬레이션 예제들은 잘 설계된 스너버가 얼마나 매력적이고 효과적인 해결책인지를 분명히 보여준다. 스너버는 관리 가능한 약간의 전력 손실을 감수하는 대신, EMI 성능과 시스템 신뢰성을 크게 향상시킨다. 궁극적으로 이 단순하지만 강력한 RC 네트워크를 적용하면, 노이즈가 많고 잠재적으로 취약한 전원 회로를 깨끗하고 신뢰할 수 있는 전원으로 빠르게 전환할 수 있으며, 최종 제품의 수명과 규격 적합성을 보장하는 데 크게 기여한다.
디어머드 캐리(Diarmuid Carey) 수석 엔지니어 / 아나로그디바이스(Analog Devices, Inc.) |
