임계전압(Threshold Voltage) VGS(th)(또는 VTh)는 MOSFET의 주요 매개변수 중 하나이지만, 항복 전압(Breakdown Voltage)이나 온 상태(on-state) 저항 RDS(on)과 같은 주요 매개변수에 가려지는 경우가 많다. 그 이유는 간단하다. 두 번째 매개변수는 MOSFET이 애플리케이션에 적합한지 여부를 나타내는 반면, 임계전압은 스위칭 성능과 같은 동작을 정의’만’ 할 뿐이다. 단일 디바이스 작동에서는 동작이 양호하면 추가 조사가 필요 없다. 하지만 병렬 구조에서는 상황이 달라진다.

 

단일 디바이스는 일반적으로 10kW 이상의 전력을 처리할 수 없으므로 수십 kW 범위에서는 여러 개의 개별 SiC MOSFET을 병렬로 연결하거나 전력 모듈을 사용해야 한다. 모듈도 SiC MOSFET으로 구성되지만, 주어진 토폴로지는 보드가 아닌 모듈 내부에 있다. 내부의 실제 SiC MOSFET 칩은 개별 패키지에서 찾을 수 있는 것과 동일한 디바이스인 경우가 많으며 때로는 병렬로 연결되기도 한다. 하지만 병렬로 배치된 칩들은 일반적으로 최적의 기능을 위해 서로 가까운 매개변수를 갖도록 선택된다. 두 매개변수는 매칭 기준이 엄격한데, RDS(on)과 임계전압이며, 후자를 최우선 순위로 일치시키는 경우도 있다. 그렇다면 이는 표준 병렬 애플리케이션에서도 VTh를 일치시켜야 한다는 의미인가?

 

아날로그적 접근

 

MOSFET은 흔히 스위치라 불리며, 스위칭 애플리케이션에서 그렇게 불리는 이유가 있다. 이를 OFF 또는 ON 상태의 '디지털' 디바이스라고 생각하기 쉽다. 그럼에도 전력 전자공학의 목표는 이 두 가지 상태에 도달하는 것이지만, 그 사이에 어떤 일이 일어나는지가 중요하며, 바로 여기서 임계전압이 중요한 역할을 한다.

 

이름에서 알 수 있듯 VGS(th)는 게이트와 소스 사이의 전압을 의미하며, 정의에 따르면 MOSFET 채널이 열릴 때의 전압이다. 전력 애플리케이션 분야에서는 MOSFET이 전도되기 시작할 때(약 반전 영역 무시)의 VGS로 단순화할 수 있다. 이러한 단순화는 전력 MOSFET이 하나의 트랜지스터가 아니라 수천 개의 단일 셀이 메시 구조로 구성된 것이기 때문에 필수적이다.

 

임계전압이 변하기 때문에 일부 셀은 전도 상태가 되지만 다른 셀은 아직 열리지 않을 수 있다. 따라서 데이터시트에서 VTh는 명시된 전류가 드레인을 통해 흐르기 시작할 때의 전압으로 지정되며, 이 전압 미만에서는 MOSFET이 드레인-소스 전압을 차단한다. 일반적으로 자체 밸런싱을 위해 게이트를 드레인에 연결하고 전류를 주입한 다음 게이트와 소스 사이에서 측정된 전압을 임계전압으로 지정한다.

주입 전류는 MOSFET의 정격 전력에 따라 다르지만 대부분 밀리암페어(mA) 범위이다.

 

게이트-소스 전압이 더 증가하여 VTh 이상으로 올라갈 때, 드레인 전류가 급격히 상승하는데, 이 상승의 기울기를 트랜스컨덕턴스(Transconductance)라고 한다. 하드 스위칭 애플리케이션에서 이는 전류가 상승하는 동안 드레인-소스 전압이 여전히 최대이거나 약간 감소한 상태이며, MOSFET이 포화 영역(전류 제한)에 있다는 것을 의미한다. 전류가 스위칭 값에 도달하면 드레인-소스 전압이 떨어지며, 대부분 밀러 커패시턴스 효과(Miller Capacitance Effect)로 속도가 느려진다. 이후 MOSFET은 최종적으로 ON 상태가 된다.

 

에너지, 병렬 연결, VTh

 

앞서 설명한 스위칭 프로세스를 턴온 과도 현상이라고 하며, 여기에는 스위칭 손실의 근본 원인이 숨겨져 있다. 포화 영역에서는 이미 MOSFET에 전류가 흐르고 있지만 드레인과 소스 사이에 상당한 전압이 남아 있어 전력 소모가 발생한 턴오프 시에도 비슷하지만 정반대의 프로세스가 발생하며, 두 경우 모두 소위 스위칭 에너지인 EOn 및 EOff를 발생시키고 일반적으로 EOff가 EOn보다 몇 배 더 낮다. 이러한 에너지는 매 주기마다 소멸되며, 여기에 스위칭 주파수를 곱하면 스위칭 손실을 나타낸다.

 

병렬 작동 시 VTh를 비롯한 여러 요인으로 디바이스 간에 약간의 에너지 불일치가 발생할 수 있다. 레이아웃은 또 다른 중요한 요소이다. 병렬로 연결된 모든 디바이스에 대해 정류 루프를 동일하게 맞추는 것은 불가능하며, 이는 VTh와 함께 치명적일 수 있다.

 

이를 위해 몇 가지 측정값을 살펴보겠다. 하이사이드와 로우사이드에 두 개의 디바이스를 병렬로 연결한 간단한 하프 브리지 테스트 플랫폼을 준비했으며, 목표는 스위칭을 평가하고 동일한 보드에서 풀파워 테스트를 수행하는 것이다.

비교를 위해 ST마이크로일렉트로닉스(STMicroelectronics)의 1200V Gen3 SiC MOSFET을 선택했다. 레이아웃 효과만 관찰하기 위해 VTh가 동일한 두 개의 MOSFET을 테스트한 결과, 함께 70A를 스위칭하는 동안 약 5A의 전류 불일치가 발생했다(그림 1, 왼쪽). 이 테스트는 로우사이드의 턴온 상태를 보여준다.

 

 

여기서 Q1과 Q2는 정확한 디바이스가 아니라 PCB 상의 위치를 표시한다. 왼쪽은 앞서 언급한 MOSFET이고, 빨간색과 파란색은 전류이며, 초록색과 주황색은 각 디바이스의 핀에서 절연 프로브로 측정한 드레인-소스 전압으로 전압 진동이 없음을 나타낸다(양호한 병렬화를 의미).

 

그림 1의 오른쪽은 동일한 테스트이지만 다른 MOSFET 샘플을 사용한 테스트이다. Q1과 Q2 간의 VTh 차이는 800mV였다. VTh에 큰 차이를 두려면 서로 다른 생산 배치의 디바이스를 선택해야 했다. Q1에는 여전히 큰 전류 오버슈트가 있지만, 거의 동등한 평균 전류를 공유하며 불일치는 1A 미만에 불과하다.

 

어떻게 이를 달성할 수 있었는가? 왼쪽 부분을 보면 레이아웃으로 인해 Q1 위치가 Q2보다 빨리 전환되는 경향이 있음을 알 수 있다. 오른쪽 테스트의 경우, VTh가 더 높은 Q1을 선택했기 때문에 약간 늦게 전환되었다. 동일한 VGS를 사용했다면 Q2는 이미 포화 영역에 있는 반면 Q1은 VTh 이하에 있었을 것이다. 그 효과가 엄청나지는 않지만 두 전류를 균등화 할 만큼 충분히 강하다. 이제 두 디바이스를 교체하고 VTh를 사용하여 사례를 악화시키면 어떻게 될까?

 

 

그림 2는 이러한 상황을 보여준다. Q1의 VTh는 Q2보다 800mV 낮다. 오른쪽은 Q1(빨간색)에서 높은 전류 오버슈트가 나타나는 턴온 상태로 그 차이가 15A를 초과한다. 왼쪽은 전류가 완벽하게 일치하는 턴오프 상태이며, 이는 턴온 시 효과가 RDS(on) 차이로 발생한 것이 아니라 실제로 레이아웃과 VTh 차이로 인한 것임을 증명한다.

 

이 경우 MOSFET Q1은 턴온 및 턴오프 손실이 더 커진다. 턴온 시 낮은 VTh가 레이아웃의 효과를 증폭시키므로 Q1이 대부분의 전류를 가져가고, 턴오프 시 Q2가 더 빨리 닫히고 Q1이 나머지 전류를 가져간다.

 

부하 테스트

 

보드의 레이아웃은 의도적으로 불완전하게 설계되었는데, 이는 전류 분배에 미치는 영향을 관찰할 뿐만 아니라 실제 애플리케이션에서 나타날 수 있는 최악의 상황을 시뮬레이션하기 위해서이다. 서로 다른 VTh 값을 선택할 때도 비슷한 접근 방식이 적용됐으며, 800mV가 샘플 중 가장 큰 차이를 보였다. 물론 완벽한 레이아웃과 높은 일치도를 가진 디바이스가 있다면 더 좋겠지만, 그 필요성을 파악하는 것이 목적이었다.

 

이를 위해 그림 2의 설정은 15kW 부스트 컨버터로 테스트했다. 트레이스에서 스위칭 손실을 추정할 수 있지만 실제 애플리케이션에서는 더 복잡해질 수 있다. VTh는 음의 온도 계수를 가지므로 온도가 높을수록 감소한다. 이는 그림 2에 표시된, 이미 증폭된 이중 효과의 추가적인 긍정적 피드백을 시사한다.

 

 

그림 3은 두 가지 옵션을 모두 이용한 이 전력 테스트의 결과를 보여준다. 왼쪽은 그림 2의 경우(최악의 전류 불일치)이고, 오른쪽은 VTh 및 레이아웃 효과를 상쇄한 경우이다. 최악의 조건을 목표로 한 테스트였지만, 결과는 양호했고 Q1 및 Q2 간 온도 차이는 14°C에 불과했다. 두 효과를 없애기 위해 MOSFET을 다시 교체하자 당연히 두 디바이스의 온도가 거의 동일해졌다.

 

이 디바이스는 병렬 구성에 적합하다는 점에서 ST Gen3 SiC MOSFET에 대한 긍정적인 신호이다.

모든 MOSFET이 이러한 애플리케이션에 적합한 것은 아니다. 예를 들어, 너무 높은 트랜스컨덕턴스는 스위칭 손실을 낮추므로 단일 디바이스에는 좋지만, 병렬로 연결하면 그림 2에서와 같이 전류 불일치를 악화시킨다. 전류 불일치가 파괴적이지는 않더라도 VTh에 대한 온도 효과와 함께 손실을 더욱 증폭시켜 과열을 야기할 수 있다.

 

매칭이 필요한 이유

 

소개에서 병렬 칩의 전력 모듈과 요구 사항을 언급했는데, 그 이유는 간단하다. 내부의 실제 MOSFET은 최대 성능으로 작동하며 편차가 발생하면 고장이 발생할 수 있기 때문이다. 개별 디바이스를 병렬로 연결하면 대체로 레이아웃 효과로 인해 단일 애플리케이션에서와 동일한 디바이스당 전력을 얻을 수 없다. 따라서 약간의 전력 여유가 있는 경우, 측정치로 입증된 바와 같이 임계전압의 일반적인 차이가 병렬 연결에서 문제를 유발하지 않아야 한다.

 

최대 전력을 달성하려면 최소한 VTh와 RDS(on)를 부분적으로라도 일치시켜야 한다. 하지만 그림 1을 다시 살펴보면 완벽한 일치로도 충분하지 않으며, 레이아웃은 상당한 불균형을 초래한다. 따라서 절대적인 제한 사항은 여전히 레이아웃이다.

 

헬로티 김재황 기자 |