인텔이 차세대 반도체 제조공정으로 내세운 ‘18A’ 공정이 낮은 수율 문제에 직면하며 기술 상용화에 차질을 빚고 있다. 로이터통신은 5일(현지시간) 익명의 관계자들을 인용해 인텔이 야심차게 추진해 온 1.8나노미터(nm)급 공정이 여전히 고객사 납품 수준의 수율을 확보하지 못했다고 보도했다. 18A 공정은 회로선폭을 1.8nm 수준으로 구현하는 첨단 기술로, 인텔은 이를 적용한 노트북용 차세대 CPU ‘팬서레이크(Panther Lake)’를 올해 대규모 양산해 파운드리 경쟁력을 확보하겠다는 전략을 밝혀온 바 있다. 해당 공정을 통해 외부 고객사 유치와 파운드리 사업 확대에 박차를 가하겠다는 포석이다. 하지만 복수의 테스트 보고서를 검토한 관계자에 따르면, 지난해 말 기준 팬서레이크 칩의 수율은 5% 수준에 머물렀으며, 올여름에도 10% 수준에 불과했다는 지적이 나온다. 이는 인텔이 기대하는 50% 이상의 양산 목표 수율에 한참 못 미치는 수치다. 수율이 70~80%에 도달해야만 본격적인 수익 창출이 가능하다는 업계 통설을 고려할 때, 인텔의 18A 공정은 여전히 수익성 확보가 어려운 단계에 머물러 있는 셈이다. 이에 인텔 최고재무책임자(CFO) 데이비드 진스
TSMC가 올해 하반기부터 예고한 대로 2나노미터(nm) 공정 양산을 시작한다. 18일 대만 현지 언론 보도에 따르면, 웨이저자 TSMC 회장은 2분기 실적설명회를 통해 “2나노 공정은 3나노와 유사한 양산 패턴을 따르며, 하반기 생산을 시작해 내년 상반기 실적에 기여할 것”이라고 밝혔다. TSMC는 2나노 제품이 3나노 대비 높은 가격대를 형성할 것으로 예상해 수익성 측면에서도 긍정적인 효과를 기대하고 있다. 이와 함께 TSMC는 2026년 하반기부터는 스마트폰 및 고성능컴퓨팅(HPC)용 확장형 2나노 공정인 N2P 양산을 예고했다. 기술 로드맵도 한층 구체화됐다. 웨이 회장은 업계 최고 수준의 후면 전력 공급(SPR) 기술을 적용한 A16(1.6나노) 공정을 2026년 하반기부터 양산할 계획이라고 밝혔다. 이어 1.4나노 노드 전환 기반의 A14 공정은 현재 개발이 순조롭게 진행 중이며, 성능과 수율 면에서 기대치를 초과해 2028년 양산을 목표로 하고 있다고 덧붙였다. 특히 A14에는 트랜지스터의 전력 효율을 대폭 향상시키는 GAA(Gate-All-Around) 2세대 기술이 적용되며, 2029년에는 SPR 기술도 추가 도입할 예정이다. 웨이 회장은 올
상호명(명칭) : (주)첨단 | 등록번호 : 서울,자00420 | 등록일자 : 2013년05월15일 | 제호 :헬로티(helloT) | 발행인 : 이종춘 | 편집인 : 김진희 |
본점 : 서울시 마포구 양화로 127, 3층, 지점 : 경기도 파주시 심학산로 10, 3층 | 발행일자 : 2012년 4월1일 | 청소년보호책임자 : 김유활 | 대표이사 : 이준원 | 사업자등록번호 : 118-81-03520 | 전화 : 02-3142-4151 | 팩스 : 02-338-3453 | 통신판매번호 : 제 2013-서울마포-1032호
copyright(c) HelloT all right reserved
UPDATE: 2025년 09월 05일 19시 08분
