산업통상부 국가기술표준원은 26일 서울에서 삼성전자, SK하이닉스 등 국내 반도체 전문가 90여명이 참석한 가운데 ‘2025 반도체 표준화 포럼’을 개최했다고 밝혔다. 이번 포럼에는 세계 3대 반도체 표준화 기구인 IEC 반도체소자 기술위원회, 국제반도체장비재료협회(SEMI), 국제반도체표준협의회(JEDEC)의 전문가들이 참여해 첨단 반도체 패키징(후공정)과 인공지능(AI) 관련 반도체 표준화 동향을 논의했다. 먼저 IEC 분야에서는 우리나라가 지난주 일본에서 열린 IEC 반도체소자 회의에서 제안한 신규 국제표준안 2건이 소개됐다. 제안된 표준은 ▲범프 없이 웨이퍼 간 직접 접합하는 하이브리드 본딩 강도 평가방법 ▲전력반도체 웨이퍼 다이싱(절단) 정밀도 평가방법이다. 두 표준은 웨이퍼 접합과 칩(다이) 분리 공정의 신뢰성을 객관적으로 평가하기 위한 기준으로, 향후 국내 반도체 패키징 및 공정 장비 기업들이 글로벌 고객사와의 사양 정합 부담과 중복 시험 부담을 줄이는 데 기여할 것으로 기대된다. SEMI는 첨단 패키징 공장의 자동화 관련 표준화 이슈를 주제로 반도체 패널과 대형 기판의 이송·취급 등 자동화 운영 전반에 대한 표준화 활동을 소개했다. JEDEC은
어플라이드 머티어리얼즈가 AI 컴퓨팅 성능 향상을 목표로 한 새로운 반도체 제조 시스템을 발표했다. 이번 신제품은 GAA 트랜지스터 기반 최첨단 로직, HBM 중심의 고성능 D램, 고집적 ‘시스템 인 패키지(SiP)’ 구현 등 AI 반도체 개발의 핵심 영역을 지원하기 위한 기술을 담고 있다. 프라부 라자 어플라이드 머티어리얼즈 반도체 제품 그룹 사장은 “칩 구조가 복잡해지는 만큼, AI 확장에 필수적인 성능·전력 효율 개선을 위해 재료 공학 분야 혁신을 이어가고 있다”며 “고객사와 협력해 로직, 메모리, 첨단 패키징 분야의 기술 로드맵 가속화를 돕는 솔루션을 개발했다”고 말했다. AI GPU와 고성능 컴퓨팅(HPC) 칩은 여러 칩렛을 하나의 시스템으로 결합하는 첨단 패키징 방식을 적용하고 있으며, 하이브리드 본딩은 성능 향상과 전력·비용 절감을 동시에 실현할 수 있는 새로운 적층 기술이다. 하지만 공정 난도가 크게 높아짐에 따라 양산 적용에 어려움이 존재해 왔다. 이를 해결하기 위해 어플라이드 머티어리얼즈는 베시와 협력해 업계 최초의 다이 투 웨이퍼 하이브리드 본더 통합 시스템 ‘Kinex’를 개발했다. 이 시스템은 프론트엔드 웨이퍼·칩 가공 기술과 베시의
한화세미텍이 차세대 반도체 장비 개발 역량 강화를 위한 조직 개편을 단행하며 기술 중심 기업으로의 행보에 속도를 내고 있다. 회사는 1일, 차세대 기술 연구개발을 전담하는 ‘첨단 패키징장비 개발센터’를 신설하고 인력 확충에 나섰다고 밝혔다. 이번 개편은 급증하는 반도체 패키징 수요와 빠르게 진화하는 글로벌 기술 트렌드에 대응하기 위한 전략적 조치로 해석된다. 특히, 향후 HBM(High Bandwidth Memory) 등 고성능 메모리 패키징 분야에서 경쟁력을 확보하겠다는 의지가 담겼다. 신설된 개발센터는 하이브리드본딩을 포함한 패키징 신기술을 중점적으로 다룬다. 하이브리드본딩은 기존 솔더 공정 대비 집적도와 전기적 특성을 크게 개선할 수 있는 기술로, 차세대 반도체 설계에 필수 요소로 주목받고 있다. 또한 포스트 TC본딩 기술로 손꼽히는 플럭스리스(Fluxless) 본딩 분야에서도 중장기 개발 전략을 가동하며 기술 고도화를 예고했다. 이는 고객사의 미세 공정 대응 요구에 선제적으로 대응하기 위한 조치로 풀이된다. 한화세미텍은 지난 3월 420억 원 규모의 TC본더(Thermocompression Bonder) 양산에 성공하며 글로벌 GPU 선도 기업인 엔비