맹추격 삼성전자와 격차 유지 위해 2㎚ 공정 도입 속도 내 올해 4분기 2㎚ 공정 기반 반도체 시험 생산팀 발족 목표 세계 파운드리(반도체 위탁생산) 업계의 최강자인 대만 TSMC가 업계 2위인 삼성전자의 추격을 따돌리려고 최첨단 2㎚(나노미터) 공정 도입에 속도를 내는 것으로 전해졌다. 대만 연합보(聯合報)는 1월 5일 TSMC가 올해 4분기 차세대 GAA(Gate-All-Around) 기반의 2㎚ 공정이 적용된 반도체 시험 생산팀을 발족하기로 결정했다고 전하면서 TSMC의 선진 제조 공정에 중대 돌파구가 마련되게 됐다고 평가했다. GAA는 기존 핀펫(FinFET) 기술보다 칩 면적은 줄이고 소비 전력은 감소시키면서 성능은 높인 신기술로 파운드리 업계 1·2위인 TSMC와 삼성전자가 경쟁적으로 도입을 서두르고 있다. TSMC는 업계에서 가장 먼저 2㎚ 공정 반도체를 양산하기 위해 신규 공장 부지 마련에 미리 들어간 것으로 알려졌다. TSMC가 2㎚ 공정 기술 개발을 서두르는 것은 파운드리 업계에서 삼성전자와 기술 격차를 유지하기 위한 노력의 일환이다. 연합보는 "삼성전자가 적극적으로 GAA 기술 분야에서 돌파를 시도하고 있는 상황이 TSMC로 하여금 2㎚
반도체 산업은 계속적인 성능과 밀도 개선을 위해 IC 제작 방식에서 중대한 변화를 요구하고 있으며, 이러한 변화는 설계 방식에 영향을 미칠 가능성이 있다. finFET 개념을 기반으로 하는 3차원 트랜지스터 구조는 20nm 세대의 평면 트랜지스터를 사용했을 때보다 성능이 우수하다. 때문에 파운드리(반도체 수탁생산업체)는 finFET 개념을 기반으로 하는 3차원 트랜지스터 구조를 사용한 14nm 및 16nm 공정으로 확대하고 있다. 그림 1. 주파수 범위에서 향상된 누설 제어 캐리어가 이동하는 채널을 높이면 게이트는 세 측면을 중심으로 감싸져 게이트의 정전기 제어력이 훨씬 강력해진다. 이렇게 되면 과도한 누설과 벌크 실리콘 웨이퍼에서 만들어진 나노미터 크기의 평면 트랜지스터가 가진 짧은 채널(Short-channel Length)이라는 단점이 극복된다. 3차원 게이트가 가진 또 다른 장점은, 평면 소자보다 단위 면적당 구동전류가 높다는 것이다. 핀(Fin)의 높이를 이용하면 게이트 길이가 동일한 평면 소자보다 유효 부피가 큰 채널을 만들 수 있다. 이는 실질적인 성능 개선으로 이어진다. FinFET으로 개선된 성능은 벌크 대비 동일한 전력 공급에서 더 높은 주