스마트폰, 인공지능 메인 칩에 전력을 안정적으로 공급하고 잡음을 제거하는 초소형 전력관리 반도체가 국내 연구진에 의해 개발됐다. 전력 관리 성능은 세계 최고 수준을 기록하면서도 크기는 기존보다 작아져, 전압 변동이 심한 AI 반도체와 잡음에 민감한 6G 통신칩 등 차세대 시스템온칩(SoC) 개발에 기여할 전망이다.

 

UNIST 전기전자공학과 윤희인 교수 연구팀은 초소형 하이브리드 전력관리 반도체 LDO(Low Dropout Regulator)를 개발했다고 29일 밝혔다.

 

LDO는 메인 반도체에 공급되는 전압을 일정하게 유지하고 직류 전압에 섞인 교류 잡음을 걸러주는 역할을 한다. 스마트폰에서 게임 앱을 갑자기 실행하거나 종료할 때 전류 사용이 급격히 바뀌면 전압도 요동치는데, LDO가 이를 안정화한다.

 

 

연구팀이 개발한 LDO는 아날로그 회로 기반에 디지털 회로 장점을 더한 하이브리드 구조로, 전압 안정화 성능과 잡음 억제 성능을 동시에 확보했다. 시험 결과, 99mA 전류 변화 상황에서도 출력 전압 출렁임을 54mV 수준으로 억제하고 667나노초 만에 전압을 복구했다. 잡음 억제 성능(PSRR)은 –53.7dB(100mA 부하, 10kHz 기준)로, 주파수 10kHz 잡음을 약 99.8% 제거할 수 있었다.

 

특히 커패시터를 제거해 칩 크기를 줄였다. 28나노미터 CMOS 공정에서 제작된 LDO는 크기가 0.032㎟로, 동일 면적에 더 많은 LDO 집적이 가능해 고성능 SoC 제작에 적합하다.

 

 

제1저자인 안창민 연구원은 “일반적인 하이브리드 구조는 디지털과 아날로그 전환이 매끄럽지 않아 커패시터가 필요했으나, ‘끊김 없는 디지털-아날로그 전환(D2A-TF)’과 ‘LGG(Local Ground Generator)’라는 새로운 회로 설계 방식을 도입해 문제를 해결했다”고 설명했다.

 

이 LDO는 전류 변화가 급격할 때만 디지털 회로가 작동하도록 설계돼 대기 전력 소모도 적다. 대기 전류, 전압 안정화 속도, 잡음 억제 능력을 종합한 성능 지표(FoM)는 0.029ps로 세계 최고 수준을 기록했다.

 

윤희인 교수는 “전압 안정화와 잡음 제거 능력이 뛰어난 초소형 저전력 회로로, AI 반도체와 6G 통신칩 등 다양한 SoC 개발에 폭넓게 적용될 수 있을 것”이라고 말했다.

 

이번 연구 성과는 IEEE 반도체 회로 학회가 발간하는 국제 학술지 저널 오브 솔리드 스테이트 서킷(Journal of Solid-State Circuits) 9월 3일 자에 게재됐다. 연구는 과학기술정보통신부, 반도체설계교육센터, 정보통신기획평가원(IITP)의 ‘지역지능화혁신인재양성사업’ 지원으로 수행됐다.

 

헬로티 이창현 기자 |