2019년에 Google사가 개발한 초전도체를 이용한 양자 컴퓨터(초전도형 양자 컴퓨터)에서 고전적인 컴퓨터로 해결할 수 없는 문제를 푸는 양자 초월이 증명되었다. 그 후, 여러 기업에서 중성 원자, 이온 트랩, 빛, 실리콘 등 다양한 양자를 활용한 방식의 양자 컴퓨터 개발이 보고되었으며, 양자 컴퓨터 연구의 중심은 소수의 양자 비트로 할 수 있는 기초적인 연구 주제에서 대규모의 양자 비트를 실현하기 위한 연구 주제로 점차 옮겨가고 있다.
초전도형 양자 컴퓨터는 초전도체를 이용하는 디바이스이기 때문에 10mK 정도의 극저온까지 장치를 냉각할 필요가 있지만, 기본적인 구성 요소는 반도체 장치와 같은 고체 디바이스다. 따라서 기존 실리콘 반도체를 이용한 고전적인 컴퓨터와 유사한 이미지로 개발 항목을 생각할 수 있어 실용화를 위한 로드맵 작성이 용이하며, 초전도형 양자 컴퓨터 벤더로부터 상세한 로드맵이 제시되고 있다. 이 때문에 다양한 양자 컴퓨터가 있는 가운데, 초전도형 양자 컴퓨터는 가장 기대되고 진입하는 기업 수도 가장 많은 방식이다.
대규모 초전도형 양자 컴퓨터를 향한 과제
그림 1에 현재 시판되고 있는 수백 양자 비트급 양자 컴퓨터를 이미지한 그림을 나타냈다. 초전도형 양자 컴퓨터는 신호의 다중화를 하지 않는 경우, 실온에서 양자 비트가 탑재되는 10mK 스테이지까지의 사이에 양자 비트 수의 2배 이상의 동축 케이블을 실장할 필요가 있다. 따라서 1,000양자 비트를 넘는 대규모화를 실현하기 위해서는 이 동축 케이블로 인한 열 유입이 큰 장애가 되고 있다. 이는 양자 비트를 제어하기 위한 제어 신호를 양자 비트 1개에 대해 1개 이상, 마찬가지로 양자 비트에서 나오는 출력 신호를 1양자 비트에 대응해 1개 이상의 동축 케이블이 필요하기 때문이다. 이러한 구성이 불가피한 원인으로는 저온 환경에서 제어 신호의 발생이 불가능한 점, 실온과 저온 환경 사이를 고주파의 아날로그 신호 그대로 주고받고 있어 신호의 다중화가 어려운 점 등을 원인으로 들 수 있다. 이러한 문제를 해결하기 위해서는 저온 동작이 가능한 제어 회로 등 저온에서 사용할 수 있는 디바이스 개발이 필요하다. 당연히 양자 비트의 신호를 증폭하는 증폭기나 양자 비트 자체 등의 대규모는 대규모 초전도형 양자 컴퓨터 실현에는 필수이며, 1,000양자 비트를 넘는 대규모화를 위해서는 다양한 초전도 디바이스의 대규모화가 필요하다.
대규모 초전도 디바이스
앞에서 설명한 바와 같이 대규모 초전도형 양자 컴퓨터를 실현하기 위해서는 양자 비트의 대규모화에 더해, 제어 회로나 증폭기 등의 저온 환경에서 동작할 수 있는 디바이스의 실현이 중요하다. 저온 환경에서 동작할 수 있는 디바이스로는 실온 환경에서 사용되고 있는 실리콘 CMOS를 이용한 디바이스를 저온 환경에서 동작할 수 있게 하는 연구 개발도 진행되고 있는데, 발열량을 억제하는 것이 어렵다. 따라서 궁극적인 대규모 초전도형 양자 컴퓨터 실현에는 발열이 매우 적은 초전도체를 이용한 디바이스가 기대되고 있다.
이하에서는 초전도형 양자 컴퓨터에서 사용되는 초전도 디바이스인 양자 비트, 증폭기, 제어 회로에 대해 디바이스 구조적 측면을 포함해 간단히 소개한다. 구체적인 동작 원리나 상세한 설명 등은 참고 문헌을 참조하기 바란다. 또한 이 글에서는 디바이스에 더해, 이들 디바이스를 통합할 때에 필요한 3차원 실장 기술에 대해서도 간단히 소개한다.
1. 초전도 양자 비트
현재 실용화되어 있는 초전도형 양자 컴퓨터의 대부분에서는 전하·자속 요동의 영향을 잘 받지 않고 양자 비트의 코히런스(coherence) 개선이 용이한 트랜스몬(transmon)형 양자 비트를 사용하고 있다. 트랜스몬형 양자 비트는 초전도 전극과 조셉슨(josephson) 접합이 기본적인 구성 요소이며, 각 기관이 초전도 전극을 니오븀(Nb), 알루미늄(Al), 탄탈(Ta) 등의 초전도 재료로 개발을 진행하고 있으며, 조셉슨 접합부는 Al의 경사 증착을 사용한 기법이 표준으로 되어 있다.
2. 초전도체를 이용한 증폭기
초전도 양자 비트 출력 신호의 초단 증폭기로서, 초전도 양자 컴퓨터 개발 초기에는 반도체 고전자 이동도 트랜지스터(High Electron Mobility Transistor: HEMT)가 이용되었는데, 최고 성능의 HEMT 증폭기를 이용해도 요구되는 잡음 수준을 실현하지 못했다. 이에 더 낮은 잡음의 증폭기를 실현할 수 있는 조셉슨 파라메트릭 증폭기(Josephson Parametric Amplifier: JPA)나 JPA를 전파 모드형으로 한 JTWPA(Josephson Traveling Waveguide Parametric Amplifier) 등이 개발되었다. 이들 증폭기는 현재의 초전도 양자 컴퓨터에서는 표준적으로 사용되는 디바이스가 되어가고 있다. JPA와 JTWPA는 조셉슨 접합의 2차 비선형성을 이용한 증폭기이다.
3. 초전도체를 이용한 제어 회로
초전도 양자 비트의 제어 회로로는 적절한 진폭 및 시간 폭의 마이크로파 펄스나 직류 펄스, 마이크로파 펄스의 위상을 동적으로 변경할 수 있는 회로 등이 요구되고 있다. 현재 이들을 실현하기 위한 요소 기술 개발이 진행되고 있으며, 구체적으로는 단일 자속 양자(Single-Flux-Quantum: SFQ) 회로나 단열 자속 양자 파라메트론 회로(Adiabatic Quantum-Flux Parametron: AQFP)를 이용한 마이크로파 펄스 생성기와 조셉슨 접합을 이용한 마이크로파 디멀티플렉서 등이 제안 개발되고 있다.
4. 3차원 실장
소규모 초전도 양자 컴퓨터에서는 앞에서 소개한 디바이스를 서로 다른 온도 대에 실장하고 케이블로 접속하거나 동일한 온도 대에서 와이어 본딩 등으로 접속하는 등의 방법이 이용되고 있다. 한편 1,000양자 비트급이나 1만양자 비트 이상의 초전도형 양자 컴퓨터를 고려한 경우, 케이블 접속이나 와이어 본딩 접속이 어려워지게 된다. 이에 이미 실온 디바이스에서는 실용화되고 있는 플립칩(flip-chip) 본딩 기술(디바이스 위에 형성한 범프에 의해 디바이스끼리 접속하는 기술)이나 Si 관통 전극(TSV)(Si 기판의 앞면과 뒷면을 접속하기 위해 Si 기판을 관통하는 전극 구조) 등을 초전도 디바이스에 확장하는 연구 개발이 진행되고 있다. 초전도 플립칩 본딩에서는 인듐(In)이나 납(Pb)을 이용한 범프 구조, 초전도 TSV에서는 주석(Sn)을 매립한 TSV 등이 실현되고 있으며, 앞으로 이들 기술을 적용한 확장성 있는 디바이스 구조의 개발․실용화가 추진될 것으로 보인다.
초전도 양자 회로 시제작 시설
초전도 양자 회로 시제작 시설(Qufab)은 앞에서 소개한 양자 비트, 초전도 증폭기, 양자 비트 제어용 초전도 회로 등의 시제작이 가능한 공용 시제작 시설이다. Qufab은 4인치 웨이퍼로 디바이스 제조가 가능한 클린룸이며, 성막, 리소그래피, 에칭, 연마, 평가 장치 등의 장치가 50대 이상 설치되어 이용 가능한 시설로, 대규모 초전도 디바이스의 안정적인 제조를 콘셉트로 구축한 제조 라인이다. 이 글에서는 이 대규모 초전도 디바이스를 제조하기 위해 중요한 3가지 장치를 소개하고, 이들 장치를 사용해 제조할 수 있는 디바이스 구조에 대해 설명한다.
1. Qufab의 주요 제조 장치
첫 번째는 인라인형 i선 노광장치(그림 2)이다. Canon사제 i선 스테퍼(FPA-3030i5+)와 도쿄일렉트론사제 코터 디벨로퍼(ACT8)가 접속되어 포토레지스트의 도포, i선에 의한 축소 노광, 현상을 연속 처리할 수 있는 장치이다. 포토레지스트는 포지티브형 2종류, 네거티브형 1종류, 후막형 1종류를 탑재하고 있으며, 다양한 공정에 맞춰 포토레지스트 구조의 형성이 가능하다. 또한 이러한 장비를 사용함으로써 안정적으로 4인치 웨이퍼 전면에서 0.5µm 정도의 해상도, 높은 스루풋의 리소그래피를 실현하고 있다.
두 번째는 드라이 인·드라이 아웃형 화학 기계 연마(Chemical Mechanical Polishing: CMP) 장치(그림 3)이다. CMP 장치는 웨이퍼 위의 요철을 서브 nm 정도까지 줄일 수 있는 연마 장치로, 다층 구조를 제조할 때에는 가장 중요한 장치이다. 우리는 지금까지 세계 최고 수준의 다층 초전도 디바이스 구조 개발에 성공하여 높은 평탄화 기술을 보유하고 있다는 것을 입증했다. 현재는 도쿄정밀사제 CMP 장치(ChaMP211)를 사용하고 있다. 이 장치는 화학 기계 연마부, 브러시 세정부, 스핀 세정부가 일체화된 장치로, 연마 후에 웨이퍼 표면이 건조되지 않은 상태 그대로 장치 내에서 이송되어 세정, 건조까지 이루어진다. 해당 장치를 도입함으로써 평탄화 후의 웨이퍼 표면 입자 수를 연마 전후에 거의 제로에 가깝게 하는 데 성공, 연마제 잔류물이 없고 수율 향상으로 이어진다는 것을 알 수 있다. Qufab에서는 층간 절연막인 SiO2를 평탄화하기 위해 사용하고 있으며, 공정 조건을 최적화함으로써 표면 거칠기 0.3nm를 실현하고 평탄화된 층간 절연막 아래에 있는 구조에 관계없이 상부 구조를 제조하는 것이 가능하다.
세 번째는 알박(ULVAC)사제 클러스터형 스퍼터 장치(SME-200J)(그림 4)이다. Nb 초전도 배선의 성막에 사용하고 있는 장치로, 고품질 Nb 박막을 증착할 수 있다. DC 마그네트론 스퍼터링보다 높은 전이 온도와 높은 잔류 저항비(Residual Resistivity Ratio: RRR)를 실현한다. 이에 더해 높은 스루풋 및 낮은 오염인 것이 요구되기 때문에 이 장치는 웨이퍼 직접 이송으로 로드락실에 25장의 웨이퍼를 세트할 수 있으며 높은 스루풋·낮은 오염을 실현하고 있다.
2. Qufab에서 제조할 수 있는 디바이스 구조
이들 장치를 사용해 Qufab에서는 초전도 양자 비트․양자 회로를 위한 새로운 공정 개발과 기업과의 산학관 연계를 진행하고 있다. 또한 PHSTP라고 하는 표준적인 디바이스 구조를 기반으로 한 회로의 시제작 대행을 하고 있다. PHSTP 구조의 단면도를 그림 5에 나타냈다. PHSTP 구조는 GP, BAS, COU, CTL의 Nb 초전도 배선 4층, Nb/Al-AlOx/Nb 조셉슨 접합층, Mo 저항층으로 이루어진 구조이다. 또한 이 구조는 설계를 쉽게 하기 위해 모든 층이 평탄화되어 있다. Nb 초전도 배선의 최소 선폭은 1.0µm이다. 조셉슨 접합의 임계 전류 밀도(Jc)는 10kA/cm2, Mo 저항의 시트 저항값은 2.4Ω이다. 이러한 공정 규칙 아래에서 사용자는 설계를 하고 Qufab이 디바이스의 시제작 대행을 하는 것이 가능하다. 이 시제작 대행은 국내외 대학, 공적 기관, 민간 기업 누구나 이용할 수 있는 제도이다.
이 디바이스 구조를 활용, 커스터마이즈함으로써 앞에서 소개한 초전도체를 이용한 증폭기나 제어 회로의 제조가 가능하다. 또한 Al의 경사 증착으로 만든 조셉슨 접합 기반으로 한 양자 비트용 표준 공정 구조는 현재 개발 중이며, 조만간에 PHSTP 구조와 마찬가지로 누구나 이용할 수 있는 시제작 대행으로 정비할 예정이다.
Qufab에서는 PHSTP 외에도 Nb 초전도 배선 9층으로 이루어진 ADP2, Nb 초전도 배선 11층과 2개의 조셉슨 접합층으로 이루어진 DGP 등과 같은 더 대규모화된 디바이스 구조의 개발에도 성공했다. 앞으로 더욱 고도화, 고밀도화를 추진할 예정이다. 또한 다른 특수한 초전도 디바이스와의 모놀리식(monolithic) 디바이스 구조 개발도 진행하고 있으며, 초전도 단일 광자 검출기(Superconducting Nanowire Single-Photon Detector: SNSPD)와 SFQ 회로를 동일 웨이퍼 상에 만드는 데도 성공했다.
앞으로 이러한 시제작 대행을 이용함으로써 누구나 초전도 양자 컴퓨터에 필요한 초전도 디바이스 개발에 참여할 수 있도록 다양한 디바이스 구조 개발을 추진하고 있다.
맺음말
이 글에서는 대규모 초전도형 양자 컴퓨터에 필요한 초전도 디바이스에 대해 간단히 소개하고, 이들 디바이스를 제조하는 시설인 Qufab에 대해 소개했다. 앞으로 양자 컴퓨터의 산업화가 진행됨에 따라 다른 산업과 마찬가지로 분업화가 추진될 것으로 생각한다. 반도체 디바이스와 마찬가지로 초전도 디바이스를 제조하는 시설을 보유하는 것은 기업, 연구기관, 대학 모두에 있어 매우 큰 비용 부담이 된다. Qufab은 초전도형 양자 컴퓨터의 기존 연구 개발자뿐 아니라, 신규 참여자가 자유로운 아이디어를 바탕으로 연구 개발을 할 수 있는 거점이 되도록 운영을 계속할 예정이다.
