미래 디지털 사회의 기반 기술, 반도체 |
[ Technical Focus]
동기식벅컨버터의스위치-노드링잉제어
최근 들어 전원 공급 장치의 효율이 점점 더 중요해지고 있으며, 손실을 줄이기 위해 더욱 빠른 스위칭 속도가 필요해졌다. 그러나 스위칭 속도가 증가하면 그로 인한 EMI(Electromagnetic Interferenece) 상승과 같이 부정적인 상쇄 현상들이 생기므로 이를 반드시 고려해야 한다.
Robert Taylor, Ryan Manack TEXAS INSTRUMENTS
동기식 벅 컨버터에서 고속 FET(Fie ld Effect Yransistors)는 스위치 노드 에서 상당한 전압 오버슈트와 링잉 (Ringing)을 경험할 수 있다. 링잉의 규모는 하이사이드 MOSFET 스위칭 속도와 레이아웃 및 FET 패키지의 위치 를 벗어난 인덕턴스와 상관관계에 있다. 동기식 FET의 절대 최대값 미만의 링잉을 유지하려면 적절한 회로 및 레 이아웃 설계 기법을 지켜야 한다.
여기서는 부트 레지스터나 하이사이드 게이트 레지스터, 스누버로 스위치 노드의 링잉을 제어하는 세 개의 회로 설계에 주목했다. 각각의 방식마다 데이터가 제시되며, 각각의 장점도 함께 논의한다. 불량한 전원 공급 장치 레이 아웃으로 인해 이 방법이 소용 없게 될 수 있으므로, 이것도 함께 고려해야 한다. 레이아웃에 관한 상세 정보는 참고 문헌 1을 참조하기 바란다.
동기식 벅 컨버터의 와류에 의한 링잉
그림 1에 나타난 회로는 동기식 벅 컨 버터의 파워 스테이지 컴포넌트에 관한 것이다. 이 모델에는 스위치 노드 링잉의 원인이 되는 와류 인덕턴스와 커패시 턴스가 포함되어 있다. 이 컨버터가 안정된 상태에 있다고 가정해 보자.
로우사이드 FET가 켜져 있는 스위칭 사이클 구간에서 출력 인덕턴스와 커패 시턴스에서만 전력이 로드로 공급되고 있다. 이 때 E=1/2L×I2에 비례하여 로 우사이드 FET의 와류 인덕턴스로 에너지가 저장된다. 이 스위칭 사이클이 끝날 때, 컨버터는 출력 L에 전력을 공급 하기 위해 로우사이드 FET를 끄고 하이사이드 FET를 다시 켤 준비를 한다.
강력한 게이트 드라이버와 고속 스위칭 FET로 인해 로우사이드 FET를 신속하게 끌 수 있다. 부하 조건들이 출력으로의 인덕터 전류 흐름을 유지하는 데 충분하다고 가정했을 때, 전류는 로우사이드 FET의 바디 다이오드로 우회 되고 에너지는 와류 드레인과 로우사이드 FET의 소스 인덕턴스에 그대로 남는다. 일정한 데드타임이 지나면, 하이 사이드 FET가 켜지고 로우사이드 및 하이사이드 FET의 와류 인덕턴스 에너지는 스위치 노드에서 LC 울림 파형으로 나타난다. 이 링잉의 전압 규모는 로우사이드 MOSFET의 최대 드레인 투 소스 전압 절대값을 초과할 수 있다.
TI의 CSD87350Q5D 같은 고속 스위칭 MOSFET은 스택 MOSFET 페어를 구현하여 혁신적인 패키징 기법으로 와 류 인덕턴스를 제한하고 있다.
링잉 감소
스위치 노드 링잉 효과를 보여주기 위해 1.1V/20A 벅 컨버터에서 테스트 회로를 이용해 보았다.
이 회로는 TI의 TPS40304 600kHz 의 벅 컨트롤러와 CSD87350Q5D 고속 스위칭 NexFETTM 파워 블록을 사용했다. 입력 전압 범위는 8∼16V였다. 부트 레지스터, 하이사이드 게이트 레지스터, 스누버를 연결하지 않은 채 베이스 라인 레퍼런스로 스위치 노드 파형(그 림 2)과 효율 도면(그림 3)을 만들어냈다. 12V 입력에서의 피크 울림은 23.4V 였고, 최대 부하의 효율은 87.2%였다. 20V 미만으로 오버슈트를 줄이기 위해 부트 레지스터, 하이사이드 게이트 레지스터, 스누버를 최적화했다.
이 오버슈트 제한은 FET를 보호할 여지를 제공했고 이것의 최대 전압값은 30V였다. 그림 3은 베이스라인 회로의 오버슈트와 부트 레지스터, 게이트 레지스터, 스누버에서 감소된 링잉 오버 슈트를 나타낸 것이다. 게이트 레지스 터의 파형은 부트 레지스터의 파형과 매우 유사하다. 링잉의 규모만 부트 레지스터 및 게이트 레지스터 방식에 영 향을 받았다는 점에 유의해야 한다. 스누버 방식도 울림 주파수를 변경시켰고 링잉 파형을 줄어들게 했다. 그림 3은 이러한 각각의 조건에서 측정된 효율을 보여주고 있다.
부트 레지스터를 사용할 때
그림 1의 충전 IC 펌프 회로는 CBoot를 이용하여 하이사이드 게이트 서플라이를 파워 스테이지의 공급 전압 이상으 로 끌어올리고 있다. 링잉을 줄이는 한 가지 방법으로 부트 커패시터와 직렬로 부트 레지스터를 넣는 것을 들 수 있는 데, 이 경우 하이사이드 FET의 턴온 속도를 늦춰준다. 그렇게 되면 와류 네트워크가 방전을 할 수 있는 시간이 더 늘어나 결과적으로 링잉이 제한된다.
부트 레지스터의 값은 0Ω에서 시작하여 원하는 링잉에 도달할 때까지 저항을 늘려가며 결정한다. 이 설계의 링 잉을 20V 이하로 줄이기 위해, 6.8Ω부트 레지스터가 필요했다. 부트 레지스터가 하이사이드 FET의 턴온에만 영향을 미친다는 점이 흥미로우며, 이 방식은 링잉을 줄이는 데 효율적이다.
그러나 부트 레지스터가 너무 크게 만들어진 경우, 부트 커패시터가 각 사이클마다 완전히 충전되지 못할 수도 있다. 이러한 경우, 게이트 드라이버는 하이사이드 FET의 ON을 유지할만한 전압이 충분하지 못하므로 사이클 중간 에 꺼질 수도 있다. 이것은 부트 레지스터 방식으로 줄일 수 있는 울림의 양을 제한하게 된다.
하이사이드 게이트 레지스터를 사용할 때
하이사이드 FET의 게이트와 레지스터를 직렬로 사용하는 것도 링잉을 줄이는 데 효과적이다. 부트 레지스터 방 식과 비슷하게 이 레지스터도 하이사이드 FET의 턴온을 늦춰준다. 그러나 이 레지스터는 게이트와 직렬이고 방전 경로에도 있으므로 턴오프 역시 늦어진 다. 이 설계에서 링잉을 20V 미만으로 줄이기 위해 6.8W 게이트 레지스터를 사용했다. 이 방식은 세 가지 방식 중 가장 효율이 떨어진다.
스누버를 사용할 때
링잉을 줄이기 위한 세 번째 방식은 스누버이다. 스누버 회로는 스위치 노 드에서 그라운드까지 직렬로 연결되어 있는 레지스터와 커패시터로 구성되어 있다. 이 스누버 회로는 스위칭 변환 중 와류 인덕턴스와 커패시턴스를 줄이는 데 사용된다. 이 회로는 울림 전압과 주 파수를 줄여주고, 울림 사이클의 수도 줄여준다. 이것은 시스템이 방출하는 EMI를 줄이는 데 도움이 된다.
커패시터와 레지스터 컴포넌트를 선 택하는 절차는, 오리지널 회로의 링잉 주파수를 측정하는 일부터 시작된다. 주파수가 결정되면 커패시터를 로우사 이드 FET와 병렬로 놓아 울림 주파수 를 오리지널 값의 절반으로 변경한다. 주파수가 오리지널 값의 절반일 때, 병 렬 커패시터는 오리지널 회로의 와류 커패시턴스의 세 배가 된다.
커패시턴스와 주파수를 알고 있다면, 이용하여 와류 인덕 턴스를 계산할 수 있다. 여기서 f는 오 리지널 링잉 주파수이고, C는 와류 커 패시턴스이다. 회로를 크게 약화시키기 위한 레지스터는
계산한다. 이 레지스터는 필요한 링잉 감소를 실행할 수도, 하지 못할 수도 있 다. 저항값을 높이면 시스템의 진폭이 미달 감소되어 링잉이 늘어날 수 있지 만, 전력 소산은 줄어든다. 또한 커패시 턴스를 높이면 링잉은 줄어들지만 전력 소산은 늘어난다. 예를 들어 2,200pF의 커패시터와 1Ω의 레지스터를 사용했더 니 링잉이 19.1V로 감소했다.
☆
MOSFET의 스위칭 속도가 계속 증가함에 따라, 동기식 벅 컨버터의 스위치 노드 링잉을 제어하는 일이 중요해졌다. 그러기 위해서는 부트 레지스터,하이사이드 게이트 레지스터, 스누버등을 갖춘 적절한 아날로그 회로 설계와 좋은 레이아웃이 필수적이다. 표 1은 테스트 회로와 각 기법의 해당 효율로 달성할 수 있는 울림 감소의 양을 나타낸 것이다.
부트 레지스터는 턴오프에 영향을 주지 않고 하이사이드 FET의 턴온을 늦춰준다. 이 설계 사례에서는 부트 레지스터가 가장 효율적인 방식이었다. 그러나 이 방식을 사용할 경우, 게이트의 고갈을 막기 위해 적절한 주의를 기울여야 한다.
게이트와 직렬로 연결된 레지스터는 하이사이드 MOSFET의 턴온과 턴오프 시간을 둘 다 증가시켜 스위치 노드의
상승, 강하를 제어한다. 이 방식은 상부 FET에서 가장 많은 전력을 소비하여 효율을 감소시킨다. RC 스누버는 울림의 주파수와 오버슈트를 줄여 주지만, 두 개의 컴포넌트가 추가로 더 필요하므로 경부하에서 효율이 낮다.
모든 전원공급장치는 각자설계가 독특하기 때문에 각각의 방식마다 비용/이점을 꼼꼼히 점검해 보아야 한다. 세 가지 회로를 전부 조합하는 것이 가장 좋은 방식이 될 수 있다. 최종적인 목표는 MOSFET의 최대 전압 절대값 밑에서 충분히 여유를 확보하며 전력 단자에서 최대효율을 유지하는 것이다.
Copyright ⓒ 첨단 & Hellot.net