닫기

테크노트

배너

[테크니컬 리포트] 48V 전력 분배 성능 향상

URL복사
[마감임박!! 무료] 생성형AI, 디지털트원, 제조AI, SaaS, 클라우드로 생산성 높이고, 비용절감 방안 제시.. AI자율제조혁신포럼 개최 (3/27~29, 코엑스3층 컨퍼런스룸 317~318호)

[첨단 헬로티]


PDN(Power Distribution Network)은 모든 전력 시스템의 백본이다. 하지만 지속적으로 시스템의 전력 수요가 증가하면서 기존의 PDN은 성능 한계에 직면하고 있다. 전력 시스템의 성능에 영향을 미치는 전력손실 및 열 관리 측면에서 PDN을 개선하기 위해 두 가지 주요 방법이 사용되고 있다.  



옵션 1은 더 큰 케이블과 커넥터, 두꺼운 마더보드 전원 플레인을 사용해 PDN의 저항을 줄이는 것이다. 옵션 2는 PDN 전압을 높여서 해당 전력 분배에 대한 전류를 줄임으로써 더 작은 케이블과 커넥터, 마더보드 구리 플레인을 사용해 크기 및 비용, 무게를 줄이는 것이다.


지난 여러 해 동안 엔지니어들은 수십 년 동안 구현되어 온 단상 AC 및 12V DC-DC 컨버터와 레귤레이터를 위한 대규모 에코시스템과의 호환성 문제로 옵션 1을 사용해 왔다. 또한 효율적으로 더 높은 전압을 직접 PoL(Point-of-Load)로 변환할 수 있는 DC-DC 컨버터의 토폴로지 성능이 부족한데다, 이러한 고전압 컨버터 및 레귤레이터와 관련된 비용 부담이 크다는 점도 원인으로 작용했다. 


그러나 최신 전력 설계에서는 더 높은 PDN 전압을 사용하는 옵션 2를 더 많이 도입하고 있다. 이러한 경향은 급격히 증가하고 있는 시스템 부하 전력으로 인해 가속화되고 있다. 데이터센터의 경우, AI(Artificial Intelligence) 및 머신러닝, 딥러닝 등이 추가되면서 랙 전력은 20kW대로 두 배 가량 급증했으며, 수퍼컴퓨터 서버의 랙 또한 현재 100kW를 넘어서고 있다. 


전력 수요가 증가하고, 최신 CPU 및 AI 프로세서가 더 많은 전력을 소비함에 따라 시스템 엔지니어는 랙으로의 전력분배 또는 랙 내부의 전력분배는 물론, 서버 블레이드의 PDN에 이르기까지 PDN 전반에 대한 재평가가 필요하게 되었다. 랙 전력이 5kW 수준일 때는 단상 AC가 적합했으며, 이 AC는 서버 블레이드에 전력을 분배하기 위해 12V로 변환되었다. 5kW 레벨에서는 PDN 전류가 416A(5kW/12V)에 이르기 때문에 전력 분배는 두꺼운 게이지 케이블을 통해 이뤄졌다. 


▲이상적인 PoL 전력 시스템. Vin = Vout일때 레귤레이터는 최고의 효율을 제공한다. PoL과 가장 근접하여 높은 전류가 분배되고, I2R 손실이 최소화되면, 최대 효율을 달성할 수 있다.


2015년 즈음에 프로세서 전력이 급격히 증가하기 시작하면서 랙 전력은 12kW 레벨로 넘어갔다. 이로 인해 12V PDN을 위해 1kA를 랙 내에서 관리해야 했다. 대부분의 클라우드 및 서버, CPU 회사들이 회원사로 참여하고 있는 OCP(Open Compute Project) 컨소시엄은 12V 랙 설계를 계속해서 발전시켰다. OCP 랙은 케이블에서 버스 바로 이행되었고, PDN과 서버 블레이드와의 저항 및 거리를 최소화하기 위해 랙 내부에 여러 개의 단상 AC-12V 컨버터를 분산 배치했다. 이전의 랙 전력 분배와 크게 달라진 점은 단상 AC에서 3상 AC의 개별 위상으로 랙에 피드된다는 점이다. 


자체적으로 랙이나 데이터센터 솔루션을 구현할 수 있는 회사들은 48V 전력 분배로 전환하기 시작했다. 이러한 전략은 12kW 랙의 경우 PDN의 높은 전류 문제를 250A까지 줄일 수 있었지만, 블레이드 전력 변환과 관련한 새로운 문제에 직면하게 됐다.


▲‘마지막 지점(Last Inch)’을 통해 전달되는 높은 전류는 고전력 프로세서에 장애가 된다. 바이코 기술은 이러한 성능을 개선하고 마더보드 설계를 간소화할 수 있다.


랙 전력이 20kW대 이상으로 증가하면서 서버 랙의 PDN 설계 또한 계속 진화하고 있다. 현존하는 기존의 12V 시스템을 유지하기 위해 여러 측면의 독창적인 시도들이 전개되고 있지만, 데이터센터에 AI가 도입되면서 피크 전류가 2kA에 이르고, 정상상태에서 1kA를 초과하는 프로세서들이 등장하면서 12V 기반 PDN은 효능을 상실하고 있다. AI는 성능이 가장 중요한 요소인데, 12V PDN으로는 이러한 성능과 경쟁력을 제공하기 어렵기 때문이다. 


OCP 컨소시엄은 고전력 랙의 이러한 문제를 해결하기 위해 48V PDN을 적용한 랙으로 이행하고 있다. 12V 분배에서 48V로 전환함으로써 입력 전류 요건을 4배(P = V × I)까지 줄이고, 손실은 16배(전력손실 = I2R)까지 감소시킬 수 있다. 또한 자동차 및 5G 시장과 LED 조명, 디스플레이 시장 및 산업용 애플리케이션에서도 48V 전력 분배로 전환되고 있으며, 이에 따라 48V 전력 변환 에코시스템이 빠르게 확대되고 있다. 48V로 전환하는 것이 비즈니스 측면에서 모두 유리한 것으로 보이지만, 모든 48V 컨버터 토폴로지와 아키텍처가 동일한 것은 아니다. 48V 컨버터는 구현 방식에 따라 성능이 크게 다르기 때문에 신중히 고려해야 한다. 


고전력 랙 및 데이터센터에 대한 요건 중 고성능 및 고효율을 최우선시하는 여러 회사들은 블레이드의 전력 분배를 위해 3상 AC에서 48V로 이행하고 있다. 반면 고전압 DC(정류된 3상 피드로 유도된 380V)를 랙 내부에 분산 배치하여 사용할 수도 있다. 여러 HPC(High Performance Computing) 회사들은 최대 100kW의 랙을 위해 HVDC PDN을 사용하고 있다. 


PDN이 48V로 변환되어 블레이드에 전력을 공급하게 되면, 블레이드의 전력변환도 변경되어야 한다. 이러한 변화로 인해 아키텍처 및 토폴로지, DC-DC 컨버터 및 레귤레이터의 패키징 차원에서 여러 대안들이 생겨났다. 


48V 체계가 데이터센터 서버에 새롭게 도입되었지만, -48V 납산(Lead-Acid) 충전식 백업 배터리 시스템을 사용하는 라우터 및 네트워크 스위치와 같은 통신 애플리케이션에 보다 일반적으로 채택되고 있다. 데이터센터 서버에 전통적으로 사용되는 범용 아키텍처는 IBA(Intermediate Bus Architecture)이다. IBA는 -48V를 +12V로 변환하기 위해 절연식의 레귤레이션이 되지 않는 버스 컨버터로 구성되며, 이는 PoL을 위한 다상 벅 레귤레이터 뱅크로 피드된다. 일부 클라우드 컴퓨팅 및 HPC 회사들은 처음에는 48V 시스템에 이 아키텍처를 적용했지만, PoL에서 전력이 증가하고, 전압은 1V 이하로 떨어지면서 설계자는 대체 아키텍처 및 토폴로지를 찾아야만 했다.


전력 시스템 아키텍처와 토폴로지 및 패키징 기술은 고성능, 고밀도 설계에 매우 중요하다. AI 및 CPU 프로세서의 전류가 증가함에 따라, PoL의 전력 분배 회로 밀도는 레귤레이터와 PoL간의 PDN 저항으로 인해 AI 애플리케이션에서 가장 중요한 요소가 됐다. 


최신의 첨단 AI 프로세서는 정상 상태의 전류가 약 1kA이고, 피크 전류는 1.5kA ~ 2kA에 이른다. 일반적인 PDN 저항은 기존의 다상 벅 레귤레이터 출력에서 프로세서까지 200µΩ ~ 400µΩ 범위에 달한다. 따라서 PCB 상의 전력 손실은 정상 상태(P = I2R)에서 200W ~ 400W에 이르게 되며, 이는 시스템이 처리하기에는 너무 높은 수치다. 


PDN의 전력 손실은 DC-DC 레귤레이터 설계의 성능과 효율에 크게 영향을 미친다. 이는 PoL 문제를 야기하고, 높은 전압의 실효성을 상실(PoL 전압은 무어의 법칙이 유지됨에 따라 빠르게 감소)시키기 때문에, 일반적으로 합리적인 유일한 접근법은 레귤레이터를 가능한 프로세서에 가깝게 배치하여 PDN 저항을 줄이는 것이다. 다상 벅 레귤레이터의 경우, AI 프로세서의 높은 전류를 지원하기 위해 일반적으로 16개 ~ 24개의 위상이 필요하다. 하지만 이는 높은 전류밀도를 구현할 수 있는 접근법이 아니며, PDN의 전력 손실 문제를 해결하지도 못한다.


바이코의 FPA(Factorized Power Architecture)

IBA의 대안은 프리레귤레이션 단계(PRM: Pre-Regulation Module)와 전압 변환 단계(VTM: Voltage-Transformation Module)로 구성된 바이코(Vicor)의 FPA(Factorized Power Architecture)이다. 이 독보적인 아키텍처는 각 단계의 성능을 최적화할 수 있다. PRM은 비절연(48V는 SELV(Safety Extra Low Voltage)) 레귤레이션을 수행한다. 48V 입력은 48V 출력을 제공하도록 엄격하게 레귤레이션되며, 고정비율(출력 전압은 입력 전압의 고정비율) 컨버터인 VTM에서 원하는 PoL 전압으로 변환된다. 



▲MCM 모듈은 높은 전류를 공급할 수 있으며, 마더보드 또는 프로세서 기판 상의 프로세서와 인접 배치된다. 이러한 근접 배치는 PDN 손실을 최소화하고, 전력에 필요한 프로세서 기판의 BGA 핀 수를 줄여준다. 


이 아키텍처와 성능은 PRM 및 VTM 내에서 사용되는 독보적인 토폴로지를 통해 향상된다. PRM은 제로-전압 스위칭 토폴로지를 사용하고, VTM은 독보적인 공진 고주파수 SAC(Sine Amplitude Converter) 토폴로지를 사용한다. PoL 전압으로의 변환은 제로-전압 및 제로-전류 스위칭을 모두 사용한다. VTM은 기본적으로 전압이 1/K 비율로 감소되고, 전류는 K 계수만큼 곱해지는 DC-DC 트랜스포머이다. 전류 멀티플라이어(Multiplier)라고도 하는 이 VTM은 높은 전류밀도의 PoL 컨버터이다.(현재 신제품은 2A/㎟에 이른다.) 또한 혁신적인 ChiP 패키징 기술과 고밀도 통합 마그네틱을 통해 프로세서와 매우 밀접하게 배치할 수 있다.


이러한 수준의 높은 전류 밀도는 설계자에게 뛰어난 유연성을 제공한다. 엔지니어는 프로세서 전류에 따라 수평 전력 분배(LPD) 또는 수직 전력 분배(VPD) 방식을 선택할 수 있다. LPD에서 전류 멀티플라이어는 동일한 기판이나 마더보드 상에 직접 AI 프로세서와 불과 몇 밀리미터 내에 배치하여 PDN 저항을 약 50µΩ까지 줄일 수 있다. 



▲VPD(Vertical Power Delivery)는 전력 분배 손실을 없애고, VR PCB 면적을 줄일 수 있다. VPD는 전류 멀티플라이어 또는 GCM 모듈에 부가적인 바이패스 커패시턴스를 통합한 바이코의 LPD 솔루션과 유사하다. 


VPD는 더 높은 성능을 위해 프로세서 바로 아래로 전류 멀티플라이어를 이동시키고, 출력 전력의 핀 맵과 상단의 프로세서 전력 핀의 피치 및 위치를 매칭시킬 수 있다. 또한 이 전류 멀티플라이어 패키지는 일반적으로 마더보드나 기판의 프로세서 아래에 배치되는 고주파수 벌크 커패시터를 통합하고 있다. 이러한 유형의 전류 멀티플라이어를 GCM(Geared Current Multiplier)이라고 한다. VPD는 PDN 저항을 매우 낮은 5µΩ ~ 7µΩ까지 줄일 수 있어 AI 프로세서의 진정한 성능이 실현될 수 있도록 해준다.


이러한 수준의 복잡한 전력 문제를 해결하고, 성공적인 고성능 결과를 얻기 위해서는 전체론적인 설계 접근법이 필요하다. 혁신적인 아키텍처와 토폴로지, 패키징 기술을 통해서만 가장 까다로운 전력 문제를 해결할 수 있다. 고전압 PDN은 여러 시스템의 성능 문제를 해결할 수 있지만, 특히 차세대 HPC 성능을 실현하고, AI의 가능성을 현실화하기 위해서는 PDN의 저항을 줄이는 것이 무엇보다 중요하다. 


글 : 필 데이비스(Phil Davies) 바이코(Vicor) 글로벌 세일즈 & 마케팅 부사장










배너









주요파트너/추천기업