3D시스템즈 20200123

홈 > 전자·ICT > 뉴스&프로덕트



콘텐츠사업부
매거진
잡지이미지
잡지이미지
잡지이미지
잡지이미지
잡지이미지
  • 구독신청
  • 광고안내

element 20191202

CEVA, DSP 아키텍처 4세대 CEVA-XC 공개

입력 : 2020.03.10 14:14

[How to Guide 웨비나] 실제 산업현장에서 활용되는 RFID는 어떤 것이 있을까요? (8월 21일)
글자크게보기 글자작게 댓글달기 좋아요 즐겨찾기

페이스북 트위터 카카오스토리 블로그

[첨단 헬로티]


무선 커넥티비티 및 스마트 센싱 기술 라이선스 기업인 CEVA는 DSP 아키텍처인 4세대 CEVA-XC를 출시했다. 이 새로운 아키텍처는 5G 엔드포인트, 무선 접속 네트워크(Radio Access Networks, 이하 RAN), 엔터프라이즈 액세스 포인트 및 기타 멀티기가비트 저지연 애플리케이션에 필요한 가장 복잡한 병렬 처리 워크로드에 대해 탁월한 성능을 제공한다.


 


4세대 CEVA-XC는 강력한 아키텍처에서 스칼라(scalar) 처리 프로세서와 벡터(vector) 처리 프로세서를 통합해 2배의 8way VLIW와 최대 14,000 비트의 데이터 레벨 병렬화를 가능하게 한다. 전체적으로 합성 가능한 설계 흐름과 혁신적인 멀티스레딩 설계를 위해 고유한 물리적 설계 아키텍처를 사용하였으며, 7나노(nm) 공정 노드에서 1.8GHz의 작동 속도를 가능하게 하는 개선된 심층 파이프라인 아키텍처를 구현한다. 


이를 통해 프로세서는 넓은 SIMD 머신 혹은 더 작지만 여러 개를 동시 처리 하는 SIMD 스레드로 동적 재구성이 가능하다. 또한 4세대 CEVA-XC 아키텍처는 효율적인 동시 멀티스레딩 및 메모리 액세스를 지원하기 위해, 2,048 비트 메모리 대역폭이 사용되고 일관성(coherent) 있는 L1 메모리를 갖춘 새로운 메모리 서브시스템이 특징이다.


린리 그룹(Linley Group)의 수석 애널리스트인 마이크 뎀러(Mike Demler)는 “4세대 CEVA-XC 아키텍처는 병렬 처리를 위해 DSP 혁신을 추진하려는 CEVA의 선도적인 노력을 보여준다. 동적으로 재구성 가능한 멀티스레딩과 고속 설계는 제어 및 산술 처리를 위한 포괄적 기능과 함께 5G 인프라와 엔드포인트에 대한 ASIC 및 ASSP 확산의 토대가 된다.”고 말했다.


4세대 CEVA-XC 아키텍처 기반의 최초 프로세서 멀티코어 CEVA-XC16는 현존하는 DSP 중 가장 빠르다. 이는 O-RAN(Open RAN), BBU(Baseband Unit) 집적은 물론, 와이파이 및 5G 엔터프라이즈 액세스 포인트를 포함한 5G RAN 아키텍처의 다양한 폼팩터를 신속하게 구현하고자 한다. CEVA-XC16은 기지국 운용과 관련된 대규모 신호 처리 및 AI 워크로드에도 적용될 수 있다.


CEVA-XC16은 셀룰러 인프라 ASIC 주요 무선 인프라 공급업체와의 광범위한 파트너십 경험을 바탕으로, 최신 3GPP 출시 사양을 염두에 두고 특별히 설계되었다. 이전 세대의 CEVA-XC4500과 CEVA-XC12 DSP는 오늘날 4G 및 5G 셀룰러 네트워크 기지국에 사용되고 있으며, 새로운 CEVA-XC16은 이미 차세대 5G ASIC을 위한 주요 무선 공급업체와 함께 설계 중에 있다.


CEVA-XC16은 두 개의 개별 병렬 스레드로 재구성할 수 있는 최대 1,600 기가 연산(GOPS)의 높은 병렬 방식을 제공한다. 이들은 동시에 실행 가능하며, L1 데이터 메모리를 캐시 일관성과 공유해 추가 CPU 없이도 PHY 제어 처리를 위한 대기시간 및 성능 효율성을 직접적으로 향상시킨다. 이러한 새로운 개념은 사람들이 붐비는 지역에서 수많은 사용자들이 접속할 때 단일 코어/단일 스레드 아키텍처보다 평방 밀리미터당 성능을 50% 향상시킨다. 이는 맞춤형 5G 기지국 실리콘과 마찬가지로 대규모 코어 클러스터의 다이 면적 35% 절감을 의미한다.


CEVA-XC16의 기타 다른 주요 기능은 다음과 같다:

• 최신 세대의 듀얼 CEVA-BX 스칼라 프로세서 유닛 - 진정한 동시 멀티스레딩 지원 

• 벡터 유닛 리소스를 처리 스레드에 동적 할당 - 최적의 벡터 유닛 리소스 활용 및 복잡한 흐름의 오버헤드 감소

• 최신 동적 분기 예측 및 루프 최적화, LLVM 기반 컴파일러를 사용해 이전 세대에서 코드 크기를 30% 줄인 고급 스칼라 제어 아키텍처 및 도구

• FFT 및 FIR을 위한 새로운 명령어 집합(instruction set) 아키텍처 – 2배 향상된 성능 제공

• 대규모 대역폭을 사용하는 단일 사용자에 대한 지원뿐 아니라 적은 대역폭을 사용하는 다수의 사용자들을 지원하는 향상된 다중 사용자 기능

• 이전 세대 CEVA-XC4500 및 CEVA-XC12 DSP의 간단한 소프트웨어 마이그레이션 경로


/이나리 기자(eled@hellot.net)

이 기사는 의 요약글입니다. <기사 상세내용보기>를 클릭하시면 전체 기사를 보실 수 있습니다.

기사 상세내용보기

어드밴텍 2019.11.25
디지키 2020.08
이전글
SK하이닉스, 축적된 반도체 지식 공유한다 ‘패키지와 테스트’ 도서 출간
다음글
KISTI의 과학기술연구망, 미국 ‘CENIC 네트워킹 혁신상’ 수상
FLIR
성안당_내인생의갑
주요 광고주 / 추천기업

(주)코닥트 케이블케리어

F&B Soultion co. 엔코더

(주)동화기업 오일쿨러/유압부품

트윈컴퍼니 Bolting최적솔루션

바움뉴텍 하모닉감속기

세원정밀전자 오토스위치

삼원액트(주) FA제어반배선기기

신한전자기기 크레인안전장치

티아이씨(주) 볼스크류

(주)이디에스 감속기

(주)맵스코 볼 스크류 / LM가이드

KEM 공작기계관련부품

토마스케이블 케이블

SPK한국스테어펌프 펌프

효성훼바 모터콘트롤러

나라삼양감속기 감속기

케이씨티앤에스 소재부품

마이클앤솔루션 튜브넘버링기

엔아이피 머신비전

플루크네트웍스 테스터기

엘리먼트14 전자부품

SEC e-beam

에스디상사 공구

FAMAX 공장자동화

지브라 자동인식 산업

더블유케이티 절연제품

성안당 기술서적

댓글쓰기

0/500

등록
전체 댓글수 0

최신순 | 인기순

    댓글이 없습니다.